Verticale
Verticale

Low power and compact successive approximation ADC for bioelectronic chips

(in lingua inglese)

Diverse tipologie di ADC a risparmio di potenza sono inizialmente investigate e il modello SAR è infine scelto, in quanto dimostra di essere la soluzione ottimale per l'applicazione studiata. La scelta di utilizzare il multiplexing dei canali di lettura per la conversione analogico-digitale è quindi presentata assieme alle specifiche dell'ADC. La progettazione di ogni componente elettronico del convertitore è poi descritta, iniziando dall'array a capacità commutate che è usato sia come sample and hold, sia come convertitore digitale-analogico. Le dimensioni degli interruttori che forniscono i segnali al DAC sono ottimizzate considerando le specifiche del tempo di assestamento. Una soluzione a basso consumo di potenza è proposta per il comparatore e un registro ad approssimazioni successive è usato per generare i segnali digitali di controllo.

Scarica il PDF Scarica il PDF
Aggiungi ai preferiti Aggiungi ai preferiti


Articoli tecnico scientifici o articoli contenenti case history
Tesi di Laurea, Politecnico di Milano, Anno Accademico 2010-2011




Settori: ,


Parole chiave: , ,


© Eiom - All rights Reserved     P.IVA 00850640186