Verticale
Verticale

An efficient FPGA-based system for complete evolution of hardware components

(in lingua inglese)

Lo scopo di questa tesi è sviluppare un sistema efficiente per l’evoluzione di componenti hardware. Ciò è fatto implementando un architettura hardware per l’evoluzione completa di componenti hardware con un data path di 8 bits ed un genotipo di 1024 bits. L’evoluzione completa costituisce un ulteriore ottimizzazione dell’evoluzione Intrinseca, in quanto nei sistemi di evoluzione completa anche l’algoritmo evolutivo è implementato in hardware sullo stesso dispositivo del circuito che sta evolvendo. In questa tesi è stata implementata una efficiente architettura SoC, con un algoritmo genetico implementato in hardware. Al fine di mostrare la validity dell’approccio proposto, ovvero l’implementazione di un sistema che esegua evoluzione Completa, le performance dell’architettura implementata sono state valutate evolvendo alcuni componenti hardware.

Scarica il PDF Scarica il PDF
Aggiungi ai preferiti Aggiungi ai preferiti


Articoli tecnico scientifici o articoli contenenti case history
Tesi di Laurea, Politecnico di Milano, Anno Accademico 2010-2011




Settori: 


Parole chiave: 


© Eiom - All rights Reserved     P.IVA 00850640186